化合物半導体 | ファウンドリサービス | SCIVAX
Foundry Application

化合物半導体

GaAs・InPなどの化合物半導体基板への高精度グレーティング形成。DFBレーザ向けのλ/4位相シフトや波長チューニングに対応し、高スループットな量産を実現します。

化合物半導体グレーティング
画像を配置
SCIVAXが選ばれる理由
01

sub nmレベルのピッチ制御

パターンピッチをサブナノメートルレベルでコントロール。化合物半導体基板上に高精度グレーティングを安定的に形成し、量産に対応します。

02

λシフト・チャープドグレーティング対応

λ/4位相シフトグレーティングやチャープドグレーティング(ピッチ変調グレーティング)にも対応。マスターモールドに設計情報を組み込むことで、複雑な光学構造を高精度かつ高い再現性で量産することが可能です。

03

±1μmレベルのアライメント

±1um精度のアライメントが可能です。

04

φ2″〜φ8″基板に対応

InP・GaAsなどの化合物半導体基板のφ2″からφ8″まで量産対応が可能です。

05

10〜1,000枚/月の受託加工

小ロットの試作から月1,000枚レベルの量産まで柔軟に対応。量産立ち上げを一貫してサポートします。

対応仕様
項目仕様・対応範囲
対応基板材料InP、GaAs、その他化合物半導体
基板サイズφ2″ – φ8″
ピッチ精度sub nmレベル制御
グレーティング構造均一グレーティング、λ/4位相シフト、チャープドグレーティング
アライメント精度±1μmレベル
生産規模10〜1,000枚/月(最大50枚/日)
納期(試作)テストパターン作製:約2ヶ月+評価 / モールド作製:1〜1.5ヶ月
プロセスフロー
エピ成長・HM成膜
Step 1 — お客様
エピ成長・HM成膜
化合物半導体基板上にエピタキシャル成長とSiO₂/SiNハードマスクを成膜
ナノインプリント
Step 2 — SCIVAX
ナノインプリント
グレーティングパターンをナノインプリント
残膜・HMエッチング
Step 3 — お客様
残膜・HMエッチング
ドライエッチングで残膜とハードマスクをパターニング
グレーティングエッチング&除去
Step 4 — お客様
グレーティングエッチング&除去
グレーティング層をドライ/ウェットエッチング後、NIL層・HMを除去
成型事例
3インチInPウェハ DFBグレーティング

3インチInPウェハへのDFBグレーティング形成

200nmピッチグレーティングを3インチInPウェハ全面に均一形成。発振波長ばらつき±0.1nm以内を達成。

12インチSiウェハ 50nmL/S

ハーフピッチ50nm L/S(12インチSiウェハ)

12インチSiウェハでハーフピッチ50nmのL/S

成型事例3

成型事例

λ/4位相シフト構造

成型事例4

成型事例

残膜<30nm


化合物半導体向けファウンドリのご相談

仕様・生産規模に応じたご提案をいたします。まずはお気軽にお問い合わせください。

お問い合わせ